Technical Info

 

Technical Review

 

Technical Library

 

신제품 신기술정보

 

기술법령과 정책

 

전자산업정보 링크

기술자료안내

 

기술전문서 & 자료

 

PDF 기술자료안내

 

월간 전자부품

 

Embedded Word

 

월간 인터페이스

 

월간 트랜지스터기술

실무기술강좌

 

전자부품의 기초

 

고주파회로 기초

 

임베디드 시스템

 

컨트롤러 PIC 기초

 

마이크로파 ID 카드

 

PCB 디자인 힌트

 

전자회로 아이디어

 

Technical Notes

자료신청안내

예정자료안내

매진자료안내

기술정보나눔터

회원등록(무료)

 

 

마이크로카메라 시각시스템의 고밀도 3차원 측면배선 실장기술


자료집필/제공: 국제테크노정보연구소
관련자료안내: CCD 카메라와 영상처리회로 설계
고밀도 실장기술 입문

서 론

최근의 고속·고밀도 실장기술은 비약적으로 발전하여, 특히 민수용의 휴대전자기기에서는 고성능화를 실현하는 필수 기술로 되어 있다. 더구나, 장래의 산업기간으로 기대되고 있는 마이크로머신 기술분야에서도 고속·고밀도 실장기술은 시스템의 고기능화를 실현하는 기반기술로서 많은 연구개발이 진행되고 있다.
본고는 일본통상산업성 공업기술원 산업과학기술개발제도에 근거한 「마이크로머신 기술의 연구개발」에 있어서, 그림 1에 나타낸 발전시설의 10mmφ 배관 내부를 무선 이동하는 검사 로봇 「관내 자주환경 인식시스템」의 끝에 탑재되는 마이크로카메라 시각시스템을 도시바사 멀티미디어개발센터의 기술자료를 통해 그 내역을 소개한다.

이 마이크로카메라 시각시스템은 그림 2에 나타낸 바와 같이, 초점조절 기구와 시선변경기구를 갖추고 호스트컴퓨터와 무선통신하는 고기능의 초소형 CCD 카메라 시스템이므로, 탑재되는 디바이스는 다방면에 걸쳐 있다. 특히, 호스트컴퓨터에 CCD 촬상신호를 무선전송하는 신호전송회로와 호스트컴퓨터로부터 CCD를 구동시키는 신호제어회로는 대규모로 된다. 따라서, 마이크로카메라 시각시스템 내부의 한정된 미소공간에 이들 디바이스를 탑재하려면 지금까지의 실장기술에서는 물리적 한계가 있어서, 신규 고밀도 실장기술이 필요하게 되었다.

지금까지 연구팀에서는 마이크로카메라 시각시스템의 미소 공간영역에 있어서 신규 고밀도 실장기술로서의 3차원 측면배선 실장기술을 제안하여, 그 유효성을 접속저항 평가 디바이스를 탑재한 3차원 실장블록의 시제평가로 검증해 왔다. 그러나, 3차원 실장블록은 마이크로카메라 시각시스템으로서의 동작 디바이스를 탑재한 것이 아니며, 더구나 측면전극이 되는 적층기판 끝부분의 회로배선에 대해서도 전극단자로서 최적 설계된 것은 아니었다. 따라서, 마이크로카메라 시각시스템을 실현하는 고밀도 실장기술로서의 3차원 측면배선 실장기술의 유효성은 충분히 평가 되지 않아, 동작 디바이스를 탑재하는 최적 설계된 3차원 실장블록에서 유효성의 검증을 필요로 하고 있었다.
본 연구에서는 마이크로카메라 시각시스템의 CCD 촬상신호 전송회로와 CCD 구동신호 제어회로를 구성하는 동작 디바이스를 탑재한 3차원 실장블록을 시제한 결과와, Cu-filled stacked via를 빌드업 다층배선기판의 코어기판 끝부분에 직접 배치하는 최적 설계에 의해 높은 종횡비의 측면전극을 실현한 3차원 측면배선 실장기술의 유효성을 평가한 결과에 대해 보고한다.

마이크로카메라 시각시스템

그림 3은 마이크로카메라 시각시스템의 CCD 촬상신호 전송회로와 CCD 구동신호 제어회로를 정리한 회로 블록도이다. CCD(Charge Couplcd Device)로부터의 전하신호는 노이즈 저감회로의 상관이중 샘플링회로 CDS(Correlated Double Sampling Circuit)를 통과한 후, A/D(Analog/Digital) 회로에서 디지털 신호로 변환되어 CCD 신호제어 G/A(Gate Array)로 전송된다.
게다가, CCD 신호제어회로 G/A에서 작성한 수평동기신호와 수직동기신호는 각각 CCD에 전송된다. 이 CCD 신호제어회로 G/A에서 작성하는 마스터 클록신호는 관내 자주환경 인식시스템의 통신회로 G/A로부터 공급되는 방식으로 되어 있다. 따라서, CCD로부터의 촬상신호 출력주기가 호스트컴퓨터의 통신 데이터레이트와 정합되어 있기 때문에 마이크로카메라 시각시스템은 호스트컴퓨터와 안정된 통신을 할 수 있는 특징을 가지고 있다.
표 1은 마이크로카메라 시각시스템 촬상신호회로를 구성하는 주요 디바이스 사양을 정리한 것이다. 탑재하는 디바이스는 에너지 공급량이 한정된「관내 자주환경 인식시스템」에 실장하는 것을 고려하여, 저소비전력의 디바이스 설계로 했다. 또한, 본 연구에서 사용한 CCD는 약 10만 화소의 인터라인 CCD이다.

고밀도 3차원 실장기술

■ 고밀도 3차원 측면배선 실장기술
전자기기의 소형화를 실현하는 고밀도 실장기술로서 시스템 LSI를 탑재하는 방법도 있지만, 전자기기에 탑재하는 모든 디바이스를 시스템 LSI로 하는 것은 현실적으로 불가능하기 때문에, 전자기기에는 일반적으로 외형치수가 다른 여러 종류의 디바이스가 실장된다. 그런데, 지금까지의 3차원 실장기술은 메모리 LSI 등 외형치수가 일치한 동종 디바이스를 실장하는 기술이 중심으로, 본 연구에 있어서의 GA, CDS/AD, V-driver 등, 여러 종류의 이종 디바이스를 3차원 실장하는 것은 아니었다. 더구나, 지금까지의 3차원 실장기술은, 적층기판간의 전극접속으로 적층기판에 스루홑을 형성하여 솔더볼(solder ball) 접속을 하고 있지만, 3차원 실장기술에서는 적층기판수를 증가시킬수록 적층기판간의 전극 접속 개수가 증가하기 때문에 마이크로카메라 시각시스템의 CCD 촬상신호 전송회로와 CCD 구동신호 제어회로와 같은 LSI 디바이스를 서로 접속하는 배선수가 많은 대규모 회로에서는 기판 분할에 의한 실장영역의 증가가 적층방향의 시스템 실장밀도를 반대로 저하시키는 요인이 되고 있었다.

그래서, CCD 촬상신호 전송회로와 CCD 구동신호 제어회로의 3차원 실장에는 그림 4에 나타낸 바와 같은 이종 디바이스의 고밀도 3차원 실장과 적층방향 배선영역의 고밀도화를 가능하게 하는 3차원 측면배선 실장기술을 제안하고 있다. 이 기술은 측면전극이 되는 고 종횡비 배선이 형성된 적층기판에 이종 디바이스를 실장함으로써 디바이스의 적층치수를 규격화한 후, 블록화한 적층기판 끝부분에 노출시킨 고 종횡비 회로배선을 측면전극으로 하는 것이다. 블록 측면전극은 적층방향을 접속하는 배선기판과 범프전극으로 접속된다. 이 기술은 지금까지 3차원 실장기술에서 과제로 여겨져 온 적층방향의 배선영역을 궁극적으로 고밀도화할 있는 효과적인 실장 방법이다.

■ 고밀도 3차원 실장블록
그림 5는 그림 4에 나타낸 고밀도 3차원 측면배선 실장을 실현하는 3차원 실장블록의 설계에 대한 개략도이다. 그림 3에 나타낸 마이크로카메라 시각시스템 회로 블록도의 LSI 디바이스(GA, V-driver, CDS/AD) 부분을 3차원 실장블록으로 구성하고 있으며, 구체적으로는 표 1에 나타낸 CCD 이외의 LSI 디바이스와 수동 칩 부품을 탑재하고 있다. 그림 5에 나타낸 3차원 실장블록의 전체 치수(5.2mm×4.4mm×11.5mm)는 마이크로카메라 시각시스템의 케이스 내접 치수로부터 구했다. 그림 5에 있어서, 아날로그 신호회로와 디지털 신호회로의 혼재하는 CDS/AD계는 디지털 신호회로만을 갖는 GA, V-driver계와는 분리하여 CDS/AD 적층기판의 GND층과 GA, V-driver 적층기판의 GND층으로 에워쌈으로써 호스트컴퓨터와 무선통신하는 마이크로파와 레이저의 영향을 받지 않는 설계로 했다. 또한, 이 GND층은 GA, CDS/AD, V-driver로부터의 열을 마이크로카메라 시각시스템의 케이스에 방열하는 경로의 역할도 하고 있다. 더구나, GA, V-driver 적층기판은 측면전극으로서 배치되는 I/O수가 많기 때문에 적층기판 양면에 측면전극을 배치함으로써 3차원 실장블록 측면전극을 300μm 피치까지 완화하고 있다.

고밀도 3차원 측면배선 실장기술의 설계

3차원 적층기판의 개요
배관 내부를 무선 이동하는「관내 자주환경 인식시스템」의 총중량을 경감하기 위해, 3차원 적층기판에는 유리 에폭시 기판을 코어기판으로 한 build-up 다층배선기판을 사용했다. 그림 6은 빌드업 다층배선기판의 설계 개요이다. 적층치수를 줄이기 위해 0.45mm의 코어기판상에 배선 6층을 0.1mm로 양면 빌드업 형성하여 기판두께 0.65mm를 실현했다. 그리고, 빌드업 배선층은 Line/Space=50μm/70μm로 하여 적층기판의 고밀도화와 미세 플립칩(flip chip) 실장을 가능하게 했다. 이 빌드업 다층배선기판에는 Via on PTH(Plated Through Hole), Stacked Via 등의 고밀도 빌드업 다층배선기판을 실현하는 첨단 요소기술이 도입되고 있다. 특히, 빌드업 다층배선기판상에 탑재하는 LSI 디바이스(GA, CDS/AD, V-driver)의 범프전극에는 일반적인 범프전극과는 다른 빌드업 다층배선기판의 Cu전극(외층 전극) 두께와 대칭성을 고려한 Cu 코어형 범프전극을 이용했다. 이 Cu 코어형 범프전극은 응력 변형의 완화 해석과 Cu 코어의 스탠드오프 효과 해석을 함으로써 언더필 수지를 균일 배치할 수 있는 범프전극 설계로 되어 있어, 미세 플립칩 실장을 높은 접속 신뢰성으로 실현할 수 있는 특징을 가지고 있다.

Cu-fulled stacked via를 이용한 측면전극
그림 7은 3차원 실장블록을 구성하는 적층기판 끝부분에 배치한 측면전극의 설계 개요이다. 11.5mm×5.2mm의 적층기판 끝부분에 150μm×675μm의 측면전극을 300μm 피치로 집중 배치하고 있다. 측면전극은 코어 기판상에 형성한 제1배선층(M1, t=20μm)위에 100μm×400μm의 개구를 가진 절연층(t=10μm)을 배치한 후에, 제2배선층(M2, t=20μm)을 적층하는 Cu-filled stacked via 구조로 실현하고 있다. 더구나, 절연층의 개구부와 M2 배선층상의 오목부분에는 Cu가 충전되어 Cu-filled stacked via 구조 전체를 평탄화하고 있다. 따라서, 그림 7에 나타낸 바와 같이, 100μm×400μm 개구부에 있어서의 M2/M1 배선폭(각 150μm)과 각 배선층 막두께의 총합 50μm가 측면전극으로서의 실효적인 유효 영역으로 되어 있다.
이 Cu-filled stacked via를 이용한 측면전극의 형성방법은 빌드업 다층배선의 소정 영역의 막두께를 선택적으로 두껍게 하여, 3차원 실장블록 측면에 노출시키는 배선을 고종횡비의 측면전극으로 하는 방법이므로, 지금까지 측면전극의 배선 형성방법으로 이용하여 온 서브스트랙티브법과 비교하여 배선의 미세화가 가능하다. 더구나, 배선 막두께를 전체적으로 두껍게 하는 additive법과 비교하여 다층배선층간의 단락방지가 용이하다. 특히, 기판 끝부분에 형성한 Cufilled stacked via는 코어 기판상에 직접 배치하는 견고한 구조이므로, 측면전극을 적층방향으로 접속하는 배선기판과의 사이에 발생하는 범프 응력 왜곡을 효과적으로 완화시킬 수 있는 특징을 가지고 있다.

고정밀도 3차원 실장 프로세스
3차원 실장 프로세스에서는 측면전극의 상대적인 위치맞춤 정밀도를 향상시키기 위하여, 다면 배치한 적층기판을 일괄 적층한 후에 개별의 3차원 실장블록으로 분할하는 방법을 이용했다. 그림 8은 그림 7에 나타낸 적층기판을 다면 배치한 적층 유닛기판의 개요이다. 11.5mm×5.2mm의 GA, V-driver 적층기판과 CDS/AD 적층기판을 각각 2×4 다면 배치하여 28mm×28mm의 적층 유닛기판을 구성하고 있다. 이 2×4 다면 배치 적층 유닛기판은 Cu-filled stacked via에 의해 형성되는 측면전극이 되는 고종횡비 Cu 배선의 막두께 오차를 낮추기 위해 적층 유닛기판이 여러 개 레이아웃된 대형 기판으로부터 분할 추출하고 있다.

그림 9는 그림 8에 나타낸 적층 유닛기판을 일괄 적층하여 3차원 실장블록으로 하는 고정밀도 3차원 실장 프로세스 그림이다. LSI 디바이스(GA, CDS/AD, V-driver)와 수동 칩 부품이 탑재된 GA, V-driver 적층 유닛기판과 CDS/AD 적층 유닛기판의 위치를 맞추고, 적층기판간의 틈새와 전체를 에폭시 수지로 수지 봉지한 다음, 개별적으로 분할하여 3차원 실장블록으로 한다. 봉지수지는 3차원 실장블록에 발생하는 응력 왜곡이 LSI 디바이스의 범프전극 응력왜곡에 주는 영향을 저감하기 하기 위해, LSI 디바이스를 봉지하는 언더필 수지와 동일 재료를 사용했다. 그림 9에 있어서, 적층기판간 평행방향의 위치맞춤은 적층 유닛기판에 배치한 위치맞춤 패턴으로 하고, 적층방향의 위치맞춤은 실리콘 스페이서 블록(1.55mm)을 봉지수지 내에 배치하여 실시했다.

고밀도 3차원 실장블록의 시제

3차원 적층기판의 외관
그림 10은 Cu코어형 범프전극을 형성한 LSI 디바이스와 수동 칩 부품을 빌드업 다층배선기판상에 실장함으로써 CCD 촬상신호 전송회로와 CCD 구동신호 제어회로를 구성한 GA, V-driver 적층기판과 CDS/AD 적층기판의 외관을 나타낸 현미경 사진이다. 탑재된 LSI 디바이스(GA, V-driver, CDS/AD)와 수동 칩 부품은 1에 나타낸 바와 같다. 사진에서, GA, V-driver, CDS/AD, 수동 칩 부품이 외형치수 11.5mm×5.2mm의 빌드업 다층배선기판상에 고밀도 실장되고, 기판 끝부분에는 측면전극이 되는 Cu 배선이 집중 배치되어 있는 것을 수 있다.

3차원 실장블록의 외관
그림 11은 그림 9에 나타낸 고정밀도 3차원 실장 프로세스를 사용하여 시제한 3차원 실장블록의 외관 사진이다. 그림 9에 나타낸 바와 같이, GA, V-drivcr 적층 유닛기판과 CDS/AD 적층 유닛기판을 3차원 실장하고 수지 봉지한 다음, 개별의 3차원 실장블록(5.2mm×4.4mm×11.5mm)으로 분할하고 있다. 적층기판의 내부에 배치된 Cu-filled stacked via를 노출시켜 측면전극으로 하는 3차원 실장블록의 분할에는 0.5μm의 Diamond powder를 특수 금속 본드로 성형한 초극박 브레이드(50μm 두께)를 사용했다. 사진에서, 3차원 실장블록 측면에는 Cu-filled stacked via를 노출시킨 Cu 측면전극이 양호한 정밀도로 노출되어 있는 것을 알 수 있다.

3차원 실장블록의 측면전극
그림 12는 그림 11에 나타낸 3차원 실장블록의 측면 사진과 그림 10에 나타낸 적층기판의 Cu-filled stacked via 부분에 있어서의 단면을 나타낸 현미경 사진이다. 그림 12에 나타낸 바와 같이, 외형치수 5.2mm×4.4mm×11.5mm의 3차원 실장블록 측면(11.5mm×4.4mm)에는 Cu-filled stacked via의 노출한 Cu 측면전극이 300μm 피치로 3열 배치되어 있는 것을 알 수 있다. 더구나, 측면전극부의 확대 사진에서 알 수 있듯이, Cu 측면전극은 Cu-filled stacked via에 의해 50μm의 Cu 배선이 고정밀도로 형성되어 있는 것을 알 수 있다.
이 사진에 나타낸 측면전극의 위치맞춤 정밀도를 측정한 결과, 적층기판을 개별적으로 적층하는 경우는 ±250μm였던 위치맞춤 오차를, 그림 9에 나타낸 프로세스에서는 ±20μm까지 감소시킬 수 있었다. 값은 측면전극이 300μm 피치로 설계되어 있는 3차원 실장블록의 적층방향을 접속하는 배선기판이 되는 FPCB(Flexible Printed Circuit Board)상에 실장하는데는 충분히 고정밀의 값이다.

3차원 실장블록의 전기특성 평가
3차원 실장블록의 전기특성 평가는 측면전극에 대한 다이오드 특성평가와 3차원 실장블록 CCD 출력의 촬상신호 특성을 평가했다. 다이오드 특성평가는 LSI 디바이스상의 보호 다이오드의 ON 전압을 이용하여, 적층기판에 탑재한 LSI 디바이스상의 범프전극의 Open/Short를 측정한다. CCD 출력의 촬상신호 특성평가는 Gray-scale-chart와 Color-bar-chart를 촬상한 CCD 카메라로부터의 아날로그 신호출력을 오실로스코프로 관측하여 각 Chart의 휘도신호와 색신호를 확인한다. 따라서, 3차원 실장블록 CCD 출력의 촬상신호 특성평가는 다이오드 특성평가에 의해 3차원 실장블록 내부의 Open/Short를 확인한 후에 실시했다.
그림 13은 3차원 실장블록의 전기특성 평가결과이다. Gray-scale-chart는 촬상시의 1H 소인시간의 파형 사진이다. 피사체 그대로의 계단모양의 계조가 표현되고 있으며, 양호한 휘도특성을 가지고 있었다.
마친가지로 측정한 Color-bar-chart에 대해서도 색차선 순차의 특징인 색 캐리어가 선순차(그림에서는 이중으로 되어 표현된다) 출력되고 있으며, 양호한 색신호 특성을 확인할 수 있었다.

종 론
발전시설의 10mmφ 배관 내부를 무선 이동하는 검사로봇 「관내 자주환경 인식시스템」의 맨 끝 부분에 탑재되는 「마이크로카메라 시각시스템」의 CCD 촬상신호 전송회로와 CCD 구동신호 제어회로의 고밀도 3차원 실장기술로서 적층방향의 실장영역을 고밀도화하는 3차원 측면배선 실장기술을 개발했다. 적층기판의 끝부분에 회로배선을 노출시켜 형성하는 측면전극은 Cu-filled stacked via를 빌드업 다층배선기판의 코어 기판상에 직접 배치하는 설계에 의해, 고종횡비의 전극구조를 실현했다. 적층기판의 위치맞춤에는 다면배치한 적층기판을 일괄 적층한 후에, 개별의 3차원 실장블록으로 분할하는 방법을 사용함으로씨 측면방향의 위치맞춤 정밀도를 향상시켰다. 이 기술을 이용하여 마이크로카메라 시각시스템에 있어서의 CCD 촬상신호 전송회로와 CCD 구동신호 제어회로를 구성하는 3차원 실장블록을 시제한 결과, 양호한 CCD 출력신호를 확인할 수가 있어, 본 기술이 실장면적을 아주 고밀도화할 수 있는 유효성이 높다는 것을 확인했다.
 

 

Copyright © 1998 국제테크노정보연구소- All Rights Reserved.
저작권은 국제테크노정보연구소와 컨텐츠 제공자에게 있으며, 무단복제를 일체 금합니다.