고속 무선 LAN용 MMIC의 개발

고속 무선 LAN용으로 개발중인 MMIC 중에서 우선 부품 공급이 가능해진 3종류의 MMIC에 대하여 NTT 기술자료를 인용하여 해설한다. 개발한 MMIC는 up-converter와 down-converter의 양쪽 기능을 갖는 송수신 공용 19GHz대 믹서, 고속 버스트 신호에 대응하여 수신 레벨 검출, 간섭 검출이 가능한 RSSI 출력단자를 가진 140MHz대 로그/리미터 앰프 및 장래의 고속화에도 대응할 수 있는 80Mbit/s 대응의 고속 QPSK-MODEM이다.

제공: 동역메카트로닉스연구소 기술정보팀

알림: 본고에서는 그림, 사진, 회로 도면과 같은 이미지 부분을 처리하지 못했습니다.
             양해하시기 바라며, 조속한 시일내에 아도브사의
.PDF 파일로 제공하겠습니다.


■ 서론

컴퓨터와 네트워크가 융합하는 시대를 맞이하여, LAN(Local Area Network)의 편리성이 충분히 인식되기에 이른 현재는 사무실내에서의 LAN 구축이 불가피하게 되고 있다. 금후는 보다 쾌적한 네트워크 환경을 사무실에 제공하기 위해 신호속도의 고속화는 물론이고, 조직의 변경이나 확충에 따른 사무실의 레이아웃에 유연하고 신속히 대응할 수 있는 무선 시스템에 대한 수요가 높아질 것으로 생각된다.

본고는 장래의 코드리스화 수요에 대응할 수 있는 소형이면서 또한 고속 무선 LAN 장치를 제공하는데, 꼭 필요로 하는 기술의 하나인 모놀리딕 마이크로파 집적회로(MMIC: Monolithic Microwave IC) 기술에 대하여 최근의 성과를 정리한 것을 해설한다. 무선LAN 장치의 고주파부를 MMIC화하는 이점은 다음과 같다. 우선, 당연한 일이기는 하지만, MMIC에 의해 고주파부의 소형화 및 경량화를 기대할 수 있고, 또 균일한 특성의 회로를 대량 생산할 수 있으며, 또한 기능 블록 단위로 부품화되므로, 조립의 간소화나 장치의 특성 균일화를 꾀할 수 있다는 점도 들 수 있다. 게다가 반도체 부품의 공통적인 이점으로, 수요의 증대에 따라 부품 가격의 대폭적인 저감을 기대할 수 있다는 점을 들 수 있다.

여기서는 고속 무선 LAN용으로 개발중인 MMIC 중에서 우선 부품 공급이 가능해진 3종류의 MMIC에 대하여 언급한다. 언급하는 MMIC는 주파수 변환부의 구성을 간결하게 하는 송수신 공용 RF 믹서, IF부의 핵심 디바이스인 고속 버스트 신호 대응 로그/리미터 앰프 및 고속 신호처리를 가능하게 한 디지털 QPSK-MODEM이다.

■ 고주파부의 구성

고속 무선 LAN 장치의 고주파부 구성을 그림 1에 나타낸다. 안테나부는 섹터 안테나와 안테나 전환에 사용하는 섹터 스위치로 구성되어 있다. RF front-end부는 19GHz대의 회로로 구성되며, 송수신 전환 스위치(T/RSW)와 저잡음 증폭기(LNA) 및 전력증폭기(PA)로 구성되어 있다. 주파수 변환부는 19GHz대 RF 주파수와 140MHz대 IF 주파수를 주파수 변환하는 부분으로, 송수신 공용으로 또한 9CHz대의 LO 주파수로 사용하는 짝수 고조파 믹서를 사용한다. LO부는 2.4GHz대 VCO와 PLL로 구성된 2.4GHz대 주파수 synthesizer를 4체배하는 구성으로 했다. IF부는 송수신 전환 스위치와 송신용 및 수신용 IF대 증폭기로 구성된다. 이 중에서 수신용 IF대 증폭기에서는 dynamic range가 60dB의 로그/리미터를 필요로 하고 있다. MODEM부는 140MHz대 직교 변복조기와 디지털 QPSK-MODEM으로 구성된다.

본고에서는 그림 1의 회로에서, 주파수 변환부의 RF 믹서, IF부의 로그/리미터 앰프 및 MODEM부의 QPSK-MODEM에 대하여 언급한다.

■ RF 믹서

그림 1의 구성에서 주파수 변환기에는 다음 사항을 만족시키는 것이 요구되고 있다.

그래서, 주파수 변환기에는 안티패럴렐 다이오드 페어를 사용한 짝수 고조파 믹서를 채용했다. 안티패럴렐 다이오드 페어를 사용한 짝수 고조파 믹서에는 다음과 같은 특징이 있다.

다이오드 자체의 IV 특성을 그림 2에 나타낸다. 이 다이오드를 안티패럴렐로 배열한 경우, 이 그래프를 마이너스측으로 되돌리면 되므로 안티패럴렐 다이오드 페어의 IV 특성은 그림 3과 같이 된다. 이 그래프의 곡선을 식으로 전개한 경우 다음 식과 같이 홀수차만의 항으로 구성된다.

I=b0+b1V+b3V3+b5V5+b7V7+ …

(단, bn은 각 항의 계수)

다이오드 자체 및 안티패럴렐 다이오드 페어에 각각 140MHz(IF)와 9.7GHz(LO)의 전력을 주입하고, 고조파의 출력을 계산한 결과를 그림 4에 나타낸다. 다이오드 자체에서는 차수가 높아짐에 따라 전력이 낮아져 가는 데 대해 안티패럴렐 다이오드 페어에서는 홀수차의 IF, 홀수차의 LO, 홀수차의 IF와 짝수차의 LO의 곱, 짝수차 IF와 홀수차의 LO의 곱이 각각 출력되고 있으며, 짝수차 IF, 짝수차의 LO, 짝수차의 IF와 짝수차 LO의 곱, 홀수차의 IF와 홀수차 LO의 곱은 거의 출력되고 있지 않다.

개발한 믹서의 회로도와 칩 사진을 그림 5에 나타낸다. LO 단자측에는 9.7GHz는 통과시키고, 19.4GHz는 저지하는 필터를 접속하여, 주입된 LO 전력을 통과시키면서 다이오드에서 발생한 2배파의 LO 단자에 대한 반사를 억압하도록 하고 있다. 한편, IF 단자측에서는 9.7GHz, 19.54GHz를 모두 저지하는 로패스 필터를 설치하여 RF 신호 및 로컬 전력의 IF 단자에의 누설을 방지하도록 했다. 더구나, RF 단자측에서는 19.4GHz를 통과시키고 9.7GHz는 저지하는 필터를 설치하여, LO 전력의 누설을 방지하도록 하고 있다. 또 필터에 있는 스터브는 커패시터를 장하하여 소형화하고 있다. 이 믹서를 down-converter로 사용한 경우의 변환손실은 11dB이었다. 또한, up-converter로 사용한 경우의 변환손실은 12dB이고, 신호 출력에 대한 19.4GHz 출력(2LO)의 억압비는 30dB 이상이었다.

■ 로그/리미터 앰프

고속 무선 LAN 장치에서는 수신 레벨 검출, 간섭 검출을 IF대에서 하기 위해 고속 버스트 신호에 대응하는 로그/리미터 앰프가 필요하게 된다. 그림 6에 축차 검출형 로그/리미터 앰프의 블록 다이어그램을 나타낸다. 리미터부는 IF 앰프를 cascade 접속한 구성이며, 입력된 IF 신호를 증폭하여 출력 레벨을 일정값으로 유지하도록 limit하는 동작을 한다. 검출부는 각 앰프의 접속부에 있어서의 신호 레벨을 각각 검출하고, 대수 출력으로 합성함으로써 입력신호 레벨에 따른 RSSI(Received Signal Strength Indicator)출력을 얻고 있다.

그림 7은 RSSI 검출의 원리를 나타낸 모식도이며, 소신호 이득이 10dB의 단위 앰프를 5단, 검출회로를 5단으로 하는 그림 6의 구성에 기인하고 있다. 신호 레벨이 -40dBm 이하에서는 모든 단위 앰프가 리밋 상태로 되어 있지 않다. -40dBm일 때에 앰프 1이 limit 상태로 되어 검출회로 1의 출력은 일정값 Vdet로 된다. 더구나 레벨이 -30dBm일 때는 앰프 2도 리밋 상태로 되어 검출회로 2의 출력은 일정값 Vdet로 되며, RSSI 출력에는 일정값 Vdet가 가산된다. 검출회로 3~5의 출력은 Vdet의 이득분의 1의 크기로 가산되어 오차 요인으로 된다. 마찬가지로 0dBm 입력일 때에는 단위 앰프 1~5가 모두 리밋 상태로 되어 RSSI 출력은 5Vdet로 된다. 따라서 RSSI 출력에는 입력 레벨의 거의 대수(log)에 비례한 직류 전압(전류)이 얻어진다.

표 1에 로그/리미터 앰프에 대한 요구 성능을 나타낸다. 고속 무선 LAN 장치에서 사용하는 IF 주파수는 140MHz이기 때문에 각종 반도체 프로세스를 사용할 수 있다. 여기서는 GaAs MESFET, GaAs HBT 및 실리콘 바이폴러 트랜지스터를 사용한 3종의 MMIC를 병행하여 개발했다. 다음에 각각의 MMIC의 결과에 대하여 언급한다.

■ GaAs MESFET 로그/리미터 앰프

GaAs MES FET의 경우, 개개의 FET 임계값 전압의 오차가 발생하기 때문에 각 증폭단에서의 이득 변동이 커지는 경향이 있다. 그 때문에 IF 앰프는 싱글엔드 구성으로 하고 접속부는 커패시터를 사용하여 각 증폭단에서의 이득 변동을 최소한으로 억제하는 수법을 적용했다. 더구나, 앰프의 포화 부근에서의 위상 변화가 소스 접지와 게이트 접지 FET, 또는 드레인 접지 FET가 역특성으로 되는 것을 이용하여, 위상 왜율을 낮추고 있다. 또한 1칩 구성으로는 리미터의 이득이 60dB 이상으로 아주 높아지기 때문에, 전원으로부터 신호의 피드백에 의한 발진을 방지하는 관점에서 2칩 구성으로 했다. 3V, -2V의 2전원 구성이며, 출력 레벨은 1.7dBm, 리미트 레인지는 65dB, 위상 변동은 12도 이하였다. RSSI 특성은 변환계수 34mV/dB, 직선성 오차 ±2dB 이하였다.

■ GaAs HBT 로그/리미터 앰프

GaAs HBT의 경우 FET와는 달리 개개의 HBT에서 임계값 전압의 오차가 발생하지 않는다. 그 때문에 IF 앰프는 차동 구성으로 하고 접속부는 커패시터를 사용하지 않는 DC 직결형의 1칩 구성으로 했다. ±5V의 2전원 구성이며, 출력 레벨은 0dBm, 리밋 레인지는 65dB, 위상 변동은 7도 이하였다. RSSI 특성은 변환계수 7mV/dB, 직선성 오차 ±3dB 이하였다.

■ 실리콘 바이폴러 로그/리미터 앰프

실리콘 바이폴러 프로세스로 SST-1C를 적용한 3V 단일전원 동작의 로그/리미터 앰프를 개발했다. 소신호 이득이 10dB인 단위 앰프를 6단, 검출회로를 7단으로 하는 1칩 구성으로 했다. 단위 앰프는 차동 구성으로 하여 직류 오프셋의 영향을 저감하기 위해 단위 앰프의 3, 4단 간을 용량결합으로 했다. 검출회로는 전파정류형이다. 리미터 전체의 소신호 이득이 60dB로 고이득 회로이기 때문에 전원용 바이패스 콘덴서의 칩상에 탑재하는 등으로 안정화를 꾀했다. 리밋 레인지는 65dB(입력범위:-55~10dBm)였다. RSSI 특성은 60~5dBm의 범위에서 직선성 오차 ±1.5dB 이하, 변환계수 약 6mV/dB가 얻어진다. 위상변동은 4도 이하였다. 또한 소비전력은 3V 동작시 255mW로 저소비전력이었다.

■ QPSK-MODEM

장래의 고속화에 대응하기 위해서 전송레이트 80Mbit/s I, Q 채널로 각각 40Mbit/s)의 고속 QPSK 변복조용 MODEM-LSI를 개발했다. 이 LSI는 송신측의 차동 연산처리와 수신측의 베이스밴드 지연검파 처리를 1칩에 탑재함과 동시에 0.5μm의 미세 CMOS 프로세스의 채용과 전원전압의 3V화로 저소비전력화를 꾀하고 있다. 그림 8에 나타낸 구성도와 같이 이 LSI는 크게 송신측과 수신측으로 나누어진다. 다음에 각 블록의 기능을 간단하게 언급한다.

□ 송신측 차동 연산부

일반적으로 무선에 있어서의 위상 변조에서는 fading에 의해 반송파의 위상이 심하게 변동하기 때문에 송신하는 데이터를 위상차에 대응시킨 차동위상 변조가 사용된다. 이때 송신측에서 송신 데이터를 누가산한 데이터를 보내고, 수신측에서는 지연검파에 의해 수신된 데이터열의 차분을 취하는 것만으로 원래의 데이터가 재생된다. 이 LSI에서는 입력된 송신 데이터열에 2비트의 전가산기로 구성되는 화분 차동 연산회로에서 화분처리를 하여 직교변조기에 입력하는 I, Q 데이터를 출력한다. LSI의 입력 데이터의 형식은 그레이/내처럴 코드, 시리얼/패럴렐 코드를 선택할 수 있도록 입력 모드 선택 회로를 가진다. 또한 출력은 디지털 출력 이외에 차동의 전류출력을 가지며, 각종 인터페이스에 대응할 수 있도록 고려했다.

□ 수신측 지연검파부

지연검파 처리부에서는 직교복조기에 의해 준동기 검파되어 A/D 변환기에서 양자화된 I, Q 검파 데이터를 사용하여 베이스밴드 지연검파를 하며, 재생한 데이터열을 출력한다. 디지털 신호처리에 의한 베이스밴드 지연검파에서는 승산기를 사용한 판정 회로가 흔히 사용되고 있는데, TDMA/TDD 방식의 경우 송수신을 동일 주파수에서 교대로 사용하기 위해, 절대 지연이 커지는 이 방법은 적합하지 않다. 따라서 이 LSI에서는 ROM을 사용한 순간 지연검파회로를 채용하고 있다. 이것은 I, Q 검파 데이터를 ATAN-ROM에 의해 위상 데이터로 변환하여 감산기에서 1단위시간 전의 위상 데이터와의 차를 취함으로써 위상차를 검출한다.

이 검출된 위상차 데이터를 식별함에 따라 원래의 데이터를 채용하는 방법이다. 이에 따라, 이 LSI의 절대지연은 2클록으로 짧게 되어 있다.

□ 종합 특성

LSI의 칩 사진을 사진 1에, 또한 특성 개요를 표 2에 나타낸다. 칩 사이즈는 3×4.5mm이며, 표면실장용의 소형 플랫 패키지에 탑재함으로써 종래의 시판 부품에 의한 구성시에 비해 1/4 이하의 저면적화가 기대된다. 또한 소비전력은 전송레이트80Mbit/s(I, Q 채널로 각각 40Mbit/s) 동작시에 30mW로, 시판 부품으로 구성한 회로와 비교하여 1/10 이하의 저소비전력임을 확인했다.

up-converter와 down-converter의 양쪽 기능을 가진 송수신 공용 19GHz대 믹서, 고속 버스트 신호에 대응하여 수신 레벨 검출, 간섭 검출이 가능한 RSSI 출력단자를 가진 140MHz대 로그/리미터 앰프 및 장래의 고속화에도 대응할 수 있는 80Mbit/s 대응 고속 QPSK-MODEM에 대하여 언급했다. 개발한 3종류의 MMIC는 저소비전력성의 면에서도 우수하며, MMIC 고유의 소형, 경량성이라는 이점도 있어, 소형 무선 LAN 단말용 뿐만 아니라 전지 구동을 전제로 한 장래의 무선 정보단말용의 부품으로서도 대응 가능할 것으로 생각된다. end